及其,及其制造,恢復(fù)功率二極管,二極管芯片類技術(shù)資料(168元/全套)貨到付款 歡迎選購！請記住本套資料（光盤）售價：168元；資料（光盤）編號：F339325敬告：我公司只提供技術(shù)資料，不能提供任何實物產(chǎn)品及設(shè)備，也不能提供生產(chǎn)銷售廠商信息。[8147-0096-0001]低介電常數(shù)絕緣膜形成用材料、低介電常數(shù)絕緣膜、低介電常數(shù)絕緣膜的形成方法...[摘要]本發(fā)明涉及低介電常數(shù)絕緣膜形成用材料、低介電常數(shù)絕緣膜、低介電常數(shù)絕緣膜的形成方法及具有低介電常數(shù)絕緣膜的半導(dǎo)體器件。本發(fā)明目的在于提高由多孔膜構(gòu)成的低介電常數(shù)絕緣膜的機械強度。形成低介電常數(shù)絕緣膜的溶液含有硅樹脂(2)和主要由硅原子及氧原子構(gòu)成的具有多個空穴的微粒子(3)及溶劑(4)。[8147-0191-0002]金屬氧化物半導(dǎo)體晶體管及其制造方法[摘要]本發(fā)明公開了一種互補式金屬氧化物半導(dǎo)體晶體管及其制造方法。本發(fā)明提供制造具有增強式性能互補式金屬氧化物半導(dǎo)體晶體管的方法，由于短通道特性和操作功率可通過p型金屬氧化物半導(dǎo)體區(qū)域的雙重穿透停止層而受控制，及n型金屬氧化物半導(dǎo)體的操作功率也可通過第一輕度摻雜漏極區(qū)域和第二輕度摻雜漏極區(qū)域所組成的雙重輕度摻雜漏極區(qū)域的摻雜物濃度而受控制。[8147-0064-0003]淺溝道隔離物的制造方法及部分去除氧化層的方法本發(fā)明提供一種淺溝道隔離物的制造方法，首先，提供一形成有溝道(其深寬比例如大于3)的半導(dǎo)體基底。然后順應(yīng)性地在所述溝道的側(cè)壁與底部以及所述半導(dǎo)體基底的表面形成一氧化層，接著，利用旋轉(zhuǎn)噴灑方式在所述溝道填入液體蝕刻遮蔽物，以當(dāng)作蝕刻遮蔽物，其具有第一密度。其次，利用旋轉(zhuǎn)噴灑方式在所述半導(dǎo)體基底表面施以蝕刻劑，去除部分所述氧化層，以露出所述半導(dǎo)體基底的上表面并且留下所述溝道底部的氧化層，其中所述蝕刻劑具有第二密度，而所述第二密度小于所述第一密度。[8147-0168-0004]利用疊構(gòu)式光阻影像轉(zhuǎn)移的封裝用載板制程[摘要]一種利用疊構(gòu)式光阻影像轉(zhuǎn)移的封裝用載板制程。為提供一種無電鍍導(dǎo)線、提高載板布線密度、降低成本、杜絕防焊阻劑剝離、改善電子產(chǎn)品功能品質(zhì)的電子元件封裝件制造方法，提出本發(fā)明，它包括于載板基材表面上設(shè)置薄底銅層；以第一次光阻影像轉(zhuǎn)移手段定義出導(dǎo)體線路的鍍銅區(qū)域；于鍍銅區(qū)域鍍銅；以第二次光阻影像轉(zhuǎn)移手段定義出i/o接點鍍鎳金區(qū)域；于各i/o接點上電鍍鎳金；剝除光阻；蝕除線路間相連的薄底銅層；印制圖案化的防焊阻劑。[8147-0165-0005]應(yīng)用于氧化硅層均質(zhì)化工藝的上管治具[摘要]一種應(yīng)用于氧化硅層均質(zhì)化工藝的上管治具，適用于四乙氧基硅烷工藝使氧化硅層均質(zhì)化的方法，其中包括一內(nèi)爐管上管治具，適用于將內(nèi)爐管與外爐管作同軸對準(zhǔn)。另外尚包括一標(biāo)準(zhǔn)程序，可以輕易的解決以四乙氧基硅烷工藝形成的氧化硅層的均勻度的問題，并可大幅提高工藝的穩(wěn)定性。[8147-0148-0006]半導(dǎo)體器件及其制造方法[摘要]采用改善硅氮化膜的構(gòu)成或形成方法的辦法，提供特性等優(yōu)良的半導(dǎo)體器件。該半導(dǎo)體器件具備：半導(dǎo)體襯底101；柵極電極104、105、106；在半導(dǎo)體襯底和柵極電極間形成的第1絕緣膜103；包括沿著柵極電極的上表面或側(cè)面形成的包括氮、硅和氫的下層一側(cè)硅氮化膜107，和在下層一側(cè)硅氮化膜上邊形成的含有氮、硅和氫的上層一側(cè)硅氮化膜108的第2絕緣膜，其特征在于：上述下層一側(cè)的硅氮化膜中的氮(n)和硅(si)之間的組成比n/si，比在上述上層一側(cè)的硅氮化膜中的氮(n)和硅(si)之間的組成比n/si更高。[8147-0199-0007]一種單層多晶硅可電擦除可編程只讀存儲器[摘要]一種單層多晶硅可電擦除可編程只讀存儲器，包含有一第一pmos晶體管及一第二pmos晶體管串接該第一pmos晶體管，其中該第一pmos晶體管及該第二pmos晶體管形成于一p型襯底的一n型阱上，該第一pmos晶體管包含有一浮置柵、一第一p 漏極摻雜區(qū)及一第一p 源極摻雜區(qū)，該第二pmos晶體管包含有一柵極以及一第二p 源極摻雜區(qū)，而該第一pmos晶體管的該第一p 源極摻雜區(qū)同時用來作為該第二pmos晶體管的一漏極；及一擦除柵極形成于該p型襯底中，并鄰接該浮置柵。[8147-0212-0008]氣化器和氣化供給裝置[摘要]本發(fā)明提供即使在減少隨cvd原料供給的載氣的供給量來進行氣化供給時，也能夠防止氣化室內(nèi)固體cvd原料的析出和附著，并且能夠以所需的濃度和流量極為有效地氣化供給的氣化器和氣化供給裝置。制作cvd原料供給部分至少具有cvd原料流路和載氣流路，并具備cvd原料的流路產(chǎn)生cvd原料的壓力損失的機構(gòu)的氣化器。制作在液體流量控制部分和氣化器之間具備產(chǎn)生cvd原料壓力損失的機構(gòu)的氣化供給裝置。[8147-0054-0009]形成低介電常數(shù)材料的方法及產(chǎn)品[摘要]本發(fā)明涉及一種形成低介電常數(shù)材料的方法，首先，提供一半導(dǎo)體基底，半導(dǎo)體基底形成有若干半導(dǎo)體元件，并將半導(dǎo)基底置于一反應(yīng)室；接著，提供一硅氧氣體、碳氫氣體及含氧氣體的混合氣體于反應(yīng)室中以形成一低介電常數(shù)材料層，然后，對低介電常數(shù)材料層進行電漿硬化處理。本發(fā)明能夠降低金屬內(nèi)連線的寄生電容及改善rc延遲現(xiàn)象，有效提升元件的傳輸速率，并降低應(yīng)力(stress)與耐沖擊特性，進而防止多層介電材料堆疊產(chǎn)生的龜裂。[8147-0143-0010]具有從密封樹脂暴露出來的散熱器的半導(dǎo)體器件[摘要]一種半導(dǎo)體元件具有一個電路形成表面，其中電極端在該表面的外圍部分排列。該半導(dǎo)體元件被模制樹脂封裝在對應(yīng)于半導(dǎo)體元件的電極的位置具有開孔的基片上。該半導(dǎo)體元件被安裝到所述基片上，處于電路形成表面面對該基片和電極端位于該開孔處的狀態(tài)，并且與半導(dǎo)體元件的電路形成表面相反的背面從模制樹脂暴露出來。由金屬片所形成的散熱部件被提供在與安裝有半導(dǎo)體元件的表面相反的基片表面上。該散熱部件的表面從模制樹脂暴露出來。[8147-0014-0011]染料敏化的光電轉(zhuǎn)換元件[8147-0053-0012]一種防止重工光阻倒塌的方法[8147-0095-0013]半導(dǎo)體器件及其制造方法[8147-0074-0014]具有碳納米管結(jié)構(gòu)的單電子存儲器及制備方法[8147-0197-0015]儲存多重位元信息的罩幕式只讀存儲器[8147-0043-0016]n＜100＞襯底擴散、拋光工藝[8147-0123-0017]半導(dǎo)體裝置和電容測量方法[8147-0208-0018]轉(zhuǎn)移疊層的方法以及制造半導(dǎo)體器件的方法[8147-0070-0019]半導(dǎo)體芯片的排入散熱片治具及其散熱片儲料架[8147-0045-0020]t型柵制作的方法[8147-0003-0021]薄膜壓電元件[8147-0135-0022]半導(dǎo)體器件上的標(biāo)志的識別方法[8147-0173-0023]金屬層圖案的定義方法[8147-0175-0024]一種降低微粒殘留及缺陷的方法[8147-0166-0025]可減少微刮痕的鎢金屬的化學(xué)機械研磨制程[8147-0188-0026]用于邏輯集成電路的嵌入式電容結(jié)構(gòu)[8147-0124-0027]布線結(jié)構(gòu)的形成方法[8147-0097-0028]薄膜晶體管的制造方法[8147-0125-0029]一種芯片封裝結(jié)構(gòu)[8147-0034-0030]形成具有潔凈區(qū)的外延硅片的方法和裝置[8147-0089-0031]圖案形成方法[8147-0086-0032]一種白光發(fā)光二極管的制造方法[8147-0128-0033]用于包含各向異性半導(dǎo)體薄板的寫一次存儲器的二極管-和-熔絲存儲元件[8147-0142-0034]高熱傳導(dǎo)的散熱片結(jié)構(gòu)及其制造方法[8147-0154-0035]表面處理方法及膜圖案的形成方法[8147-0116-0036]熱解氮化硼涂層基座[8147-0007-0037]剝除時間反饋控制以減少剝除后晶體管柵極臨界尺寸變化[8147-0068-0038]快閃存儲器的存儲單元的制造方法[8147-0037-0039]在缺陷源識別器和工具數(shù)據(jù)收集及控制系統(tǒng)之間提供通信的方法和裝置[8147-0192-0040]可正確寫入數(shù)據(jù)的半導(dǎo)體存儲裝置[8147-0112-0041]耐熔微掩模法制備高溫超導(dǎo)josephson結(jié)的方法[8147-0122-0042]焊接載物臺[8147-0213-0043]半導(dǎo)體元件的制造方法[8147-0109-0044]復(fù)合量子阱結(jié)構(gòu)高亮度gan基藍光led外延片[8147-0132-0045]下電極的制造方法[8147-0189-0046]存儲單元隔離[8147-0016-0047]產(chǎn)生輻射的半導(dǎo)體芯片[8147-0101-0048]半導(dǎo)體集成電路裝置的制造方法[8147-0159-0049]柵極介電層的制造方法[8147-0103-0050]電光裝置和半導(dǎo)體器件[8147-0046-0051]在半導(dǎo)體裝置中形成無邊界接觸窗的方法[8147-0162-0052]介電層的制造方法[8147-0035-0053]電子元器件的樹脂封裝方法及其所采用的孔版[8147-0030-0054]具有基于氮化鎵的輻射外延層序列的發(fā)光二極管芯片及其制造方法[8147-0151-0055]熱電模塊封裝[8147-0072-0056]芯片上的集成電路栓鎖現(xiàn)象防護電路[8147-0147-0057]帶復(fù)合式儲存節(jié)結(jié)構(gòu)的電容及其制造方法[8147-0083-0058]具有防護環(huán)控制電路的硅控整流器[8147-0102-0059]導(dǎo)線接合性增強的半導(dǎo)體器件組件[8147-0215-0060]降低銅制程化學(xué)機械研磨的缺陷與研漿殘留的方法[8147-0104-0061]強電介質(zhì)電容器及其制造方法以及半導(dǎo)體存儲裝置[8147-0155-0062]應(yīng)用于生長外延晶體的通用襯底及其制備方法[8147-0127-0063]半導(dǎo)體封裝件及其制造方法[8147-0205-0064]有機小分子-半導(dǎo)體發(fā)光顯示器連續(xù)生產(chǎn)設(shè)備及工藝[8147-0193-0065]可均一輸入輸出數(shù)據(jù)的非易失性半導(dǎo)體存儲裝置[8147-0062-0066]淺槽隔離的制造方法[8147-0021-0067]具有集成電路的電子芯片組件及其制造方法[8147-0126-0068]用于柔性互連封裝的系統(tǒng)[8147-0087-0069]三波長白光發(fā)光二極管的制造方法[8147-0073-0070]